RISCV-SOC-BOOK
2.7 Spike模拟器
正在初始化搜索引擎
cnrv/riscv-soc-book
简介
第一章 RISC-V产生的时代背景
第二章 RISC-V
第三章 Rocket-Chip概述
第四章 Rocket处理器
第五章 BOOM处理器
RISCV-SOC-BOOK
cnrv/riscv-soc-book
简介
简介
关于本书
待讨论大纲
第一章 RISC-V产生的时代背景
第一章 RISC-V产生的时代背景
1.1 计算机体系结构和处理器微结构
1.2 现有指令集 (leishangwen)
1.3 硬件开发的变迁 (wsong83)
1.4 开源运动
第二章 RISC-V
第二章 RISC-V
2.1 RISC-V的历史
2.2 RISC-V的基本设计原理
2.3 RISC-V特权指令设计
2.4 内存模型
2.5 RISC-V的压缩指令
2.6 RISC-V的扩展指令集
2.7 Spike模拟器
2.8 RISC-V的软件生态
2.9 RISC-V在产业界与学术界的现状(leishangwen)
第三章 Rocket-Chip概述
第三章 Rocket-Chip概述
3.1 Chisel和FIRRTL
3.2 Rocket-Chip的基本结构
3.3 TileLink片上总线
3.4 缓存一致性与片上互联总线
3.5 Rocket-chip的仿真和测试
第四章 Rocket处理器
第四章 Rocket处理器
4.1 Rocket处理器介绍
4.2 Rocket的基本流水线
4.3 指令缓存以及分支预测
4.4 数据缓存
4.5 虚拟内存支持
4.6 Rocket处理器RoCC设计分析
第五章 BOOM处理器
第五章 BOOM处理器
5.1 BOOM处理器介绍
2.7 Spike模拟器
回到页面顶部